從傳統(tǒng)的SATA到如今占據(jù)主流的PCIe，高速接口協(xié)議的升級迭代使得SSD性能成倍增長。而I2C、SPI等低速接口雖然不適合現(xiàn)代SSD中主存儲的高速數(shù)據(jù)傳輸，但結(jié)構(gòu)簡單、低成本等優(yōu)點使它們在SSD管理、控制和配置方面仍然發(fā)揮著重要作用。
隨著大數(shù)據(jù)，云計算技術(shù)的進步，計算和存儲系統(tǒng)日益復(fù)雜。新一代的SSD需要更先進的協(xié)議來滿足對更高性能、更快數(shù)據(jù)傳輸速率和更低功耗等各方面改進的需求。在這樣的背景下，一種極具優(yōu)勢的協(xié)議MIPI I3C?正在受到行業(yè)的關(guān)注……
MIPI I3C? — 下一代串行通信接口
上世紀80年代，飛利浦公司著手研發(fā)了I2C接口用于集成芯片間的互聯(lián)，并在信息傳輸領(lǐng)域廣泛運用至今。但隨著電子設(shè)備的復(fù)雜度提升和應(yīng)用的多樣性擴展，I2C的局限性也越發(fā)明顯。
盡管經(jīng)歷了三次版本的升級，I2C的速度從10Kbps提高到了最大5Mbps，但仍無法滿足如今應(yīng)用對高傳輸速率的需求。行業(yè)曾嘗試使用SPI來解決速度瓶頸問題，但是SPI本身也有引腳多，缺少明確定義標準等缺陷。
人們在追求性能的同時，功耗帶來的問題也日漸突顯，I2C等傳統(tǒng)接口在設(shè)計之初并未考慮低功耗設(shè)計，無法滿足諸如IOT設(shè)備的功耗要求。
此外，邊帶信號在復(fù)雜集成設(shè)備中帶來的問題也越來越多，這也是傳統(tǒng)總線普遍存在的缺陷之一，即隨著設(shè)備數(shù)量的增加，需要增加對應(yīng)的GPIO來覆蓋設(shè)備中斷，睡眠和復(fù)位等信號。
MIPI為了解決多設(shè)備集成以及使用I2C，SPI等傳統(tǒng)總線遇到的問題，在I2C的基礎(chǔ)上開發(fā)了新一代快速、低功耗和可管理的雙線數(shù)字接口，命名MIPI I3C? — Improved I2C，不僅解決了上述典型問題，還在互操作性、總線管理、錯誤檢測和處理能力上帶來創(chuàng)新，并保持對傳統(tǒng)I2C的向后兼容性，以幫助其過渡和發(fā)展。
MIPI I3C?的特點和優(yōu)勢
1
MIPI I3C?時鐘頻率高達12.5MHz，支持多達四種速度模式，每種模式下的帶寬逐漸遞增，實際數(shù)據(jù)傳輸速率從SDR模式的11Mbps到HDR-TSP模式下的超30Mbps，較I2C普遍的傳輸速度相比有了數(shù)量級的提升。
在SSD設(shè)計中，為了確保SSD內(nèi)部的高速數(shù)據(jù)傳輸，負責其組件之間的配置、總線管理等的內(nèi)部通信的速率提升也至關(guān)重要。通過利用I3C的速率優(yōu)勢，SSD可以實現(xiàn)更好的讀寫性能，減少延遲并提高系統(tǒng)響應(yīng)能力。
2
I2C接口采用Open-Drain的電路結(jié)構(gòu)需要在總線上增加上拉電阻，這些電阻會帶來相當多的功耗。
MIPI I3C?集成了Push-Pull設(shè)計，在接口速率提升的同時也大幅降低了接口功耗。
同時，MIPI I3C?增加了高級電源管理功能，包括低功耗模式和動態(tài)電壓縮放。I3C控制器可以通過發(fā)送特定的通用命令字（Common Command Code）來通知目標設(shè)備關(guān)于總線接下來的活動狀態(tài)，以便目標設(shè)備可以更好的管理其內(nèi)部狀態(tài)，并且I3C允許控制器和目標設(shè)備之間有更精確的電源模式控制。
I3C接口支持在多種額定電壓下工作，包括常見的1.2V、1.8V和3.3V，并且在特定系統(tǒng)中可以擴展到低于1.2V和高達5V，例如I3C接口在針對DDR5的Serial Presence Detect（SPD）應(yīng)用場景下提供1.0V的標稱工作電壓和100PF的電容負載。
此外，I3C支持帶內(nèi)中斷和觸發(fā)功能，使設(shè)備能夠進入睡眠或待機模式，從而降低整體系統(tǒng)功耗。這些功能有助于SSD根據(jù)工作負載優(yōu)化功耗平衡，實現(xiàn)性能和功耗的最佳融合，從而改善整體用戶體驗。
3
筆記本電腦和手機等移動設(shè)備都對SSD的外形尺寸有要求，MIPI I3C?采用了multi-drop總線架構(gòu)，以更少的物理引腳和連線連接多個設(shè)備，這些引腳數(shù)量的減少提供了更濃縮布局的優(yōu)勢，為控制器上的關(guān)鍵組件釋放了寶貴的空間，SSD制造商也可以開發(fā)更小、更薄的設(shè)備。
4
MIPI I3C?完善了設(shè)備角色定義，總線在同一時刻只允許一個控制器存在，避免了I2C總線上的多主機沖突，也簡化了I3C接口的設(shè)計實現(xiàn)。
MIPI I3C?新增錯誤檢測機制，使得I3C目標設(shè)備或控制器能時刻監(jiān)測總線狀態(tài)并主動從異常情況下恢復(fù)，避免了總線卡死的情況。
此外I3C還支持動態(tài)地址分配和熱插拔功能，增加了系統(tǒng)擴展性和靈活度。MIPI I3C?對于I2C的向后兼容性，使得I3C組件能無縫集成到現(xiàn)有的系統(tǒng)和設(shè)備中。
MIPI I3C?在SSD中的應(yīng)用
1
在SSD中可能會集成MCU、電源管理芯片和溫度電壓傳感器等，使用MIPI I3C?來連接這些芯片和傳感器可以令SSD更智能地進行自我監(jiān)控和管理，并且相較I2C效率更高，連線更少。
2
MIPI I3C?的速度可以媲美SPI，在SSD中可以用來進行固件更新和升級，同時減少對設(shè)備的干擾。
3
在服務(wù)器或數(shù)據(jù)中心環(huán)境，基板管理控制器（BMC）使用MCTP協(xié)議與其他管理控制器/設(shè)備進行通信。MCTP是一個獨立于傳輸媒介的協(xié)議，其底層通信協(xié)議支持I3C和SMBUS綁定，而SMBUS作為I2C的子集，為系統(tǒng)管理帶來了很多的局限性。MIPI I3C?的使用可以作為SMBUS/I2C的自然升級。
參考文獻：
1.MIPI I3C Basic Specification (Improved Inter Integrated Circuit) Specification Version 1.1.1
2.Overcoming SMBus limitation with I3C
3.The Role of MIPI I3C? Protocol in SSDs: What Makes It a Preferred Choice?
4.什么是I3C總線？它和I2C和SMBus是什么關(guān)系？
5.I3C標準360°無死角解讀
京公網(wǎng)安備 11010802038911號